J-FET選別治具の基板パターン図
「ぺるけ」さんの「JFETの簡易選別法」にあるペア取り用Idss測定治具を、片面ユニバーサル基板：P-08241 Ｄタイプ 上に組込むためのパターン図が出来上がった。
回路はきわめてシンプルなものであるが、パターン設計ではけっこう悩んだ。
- タカスの基板「IC-301-70」などのように2目や3目連接パターンは無いため、配線が交差する場合は、迂回（遠回り）のような経路をとることになってしまう。
- 部品の端子とジャンパ線を一緒にハンダ付けせざるを得ない。このため、基板のランド口径：φ1mm内に両者を収めることが必須で、φ0.28mm銅線を使用（これ以上は無理）して上記写真のような接続本数とする必要がある。
- 1ランドにジャンパ線3本挿入となるのは避けられない。線径を考慮する必要がある。
- 試料FETのソース：S～ドレイン：D間のショートは、「ピンヘッダ」をクリップなどで挟む構造とした。（あまり意味がなかったか…）
片面ユニバーサル基板は制約が多い。
